rt-thread.git/libcpu/risc-v/e310, branch copilot/create-ai-agent-rules
Unnamed repository; edit this file 'description' to name the repository.
http://cgit.235523.xyz/rt-thread.git/atom/libcpu/risc-v/e310?h=copilot%2Fcreate-ai-agent-rules
2023-03-06T00:43:58Z
[libcpu/risc-v]迁移libcpu/risc-v/e310与rv32m1文件中内容至bsp (#7015)
2023-03-06T00:43:58Z
Yaochenger
75192526+Yaochenger@users.noreply.github.com
2023-03-06T00:43:58Z
urn:sha1:922e6e40d35c94a94b707097eadb11efecd8067d
[libcpu][riscv]整合libcpu/riscv中的移植文件 提供一份公共代码于common (#6941)
2023-03-01T06:32:43Z
Yaochenger
75192526+Yaochenger@users.noreply.github.com
2023-03-01T06:32:43Z
urn:sha1:b9e4fcfc6878aa05cca277ea3557299e59207965
整合libcpu/riscv中的移植文件 提供一份公共代码于common
在提交本pr时，除hpmicro的内核，rv32内核bsp已完成去除大部分的冗余，大部分代码采用common中的实现。本pr的作用是进一步统一common中的文件，从而提供一份公用代码，新移植的RV32内核的BSP可以全部使用common代码。
- 在common中提供一份公用文件：interrupt_gcc.S
- 修改原有的文件，将原有的中断中上下文切换代码替换为interrupt_gcc.S
- 基于上述修改，修改仓库中risc-v内核的BSP与移植相关的部分 (主要包含中断入口函数 中断栈等)
- 在common中提供一份公用文件：trap_common.c；提供统一中断入口函数，中断入口函数初始化，中断入口注册等函数，并完善异常时的信息输出
- 在common中提供一份公用文件：rt_hw_stack_frame.h；将栈帧结构体剥离，供用户使用
- 在上述工作完成后，在上述工作的基础上测试仓库中risc-v内核的BSP
- 完善函数中的命名，完善中断栈的获取
- 提供一份详细的基于现有common文件的移植指南
#### 在什么测试环境下测试通过
- 1.CH32V307V-R1-R0
- 2.CH32V208W-R0-1V4
- 3.HPM6750EVKMINI
- 4.GD32VF103V-EVAL
- 5.qemu(CORE-V-MCU )
> 与上述开发板使用同样芯片的BSP均测试通过
在CH32V307V-R1-R0与HPM6750EVKMINI上基于现有移植文件进行多线程复杂场景下的长时间测试，测试过程系统运行正常。
[asm] 解决tab和空格混用的问题
2022-01-20T12:57:35Z
Meco Man
920369182@qq.com
2022-01-18T05:35:13Z
urn:sha1:563e49890c597c53adba954063c37b03644c5c69
[SConscript]update group name
2020-12-19T08:49:11Z
yangjie
yangjiexaut@126.com
2020-12-19T08:49:11Z
urn:sha1:ef62febf1f2461bdd72efcffde050905865a99c5
[SConscript] change libcpu to LIBARCH,and correcte letter case
2020-11-30T07:52:43Z
yangjie11
yangjiexaut@126.com
2020-11-30T07:45:58Z
urn:sha1:ba83ddc3c4e2fc16865b43f87081ab403a4941a9
[SConscript]rename group name
2020-11-20T05:38:11Z
yangjie11
yangjiexaut@126.com
2020-11-20T05:38:11Z
urn:sha1:91261e25b90d6258073f620ae14c003dae9eb16e
[libcpu] Add SConscript in libcpu.
2019-01-06T22:09:45Z
Bernard Xiong
bernard.xiong@gmail.com
2019-01-06T22:09:45Z
urn:sha1:bde47018b8327fb8106c68e84a719a97243a1653
[libcpu][risc-v] fix the rt_thread_switch_interrupt_flag issue
2018-12-15T03:47:10Z
Bernard Xiong
bernard.xiong@gmail.com
2018-12-15T03:47:10Z
urn:sha1:fd347fdb9026af8f2b15d362c1118cab46ffc2c9
[libcpu] Fix the E310 compiling issue.
2018-12-08T09:08:52Z
Bernard Xiong
bernard.xiong@gmail.com
2018-12-08T09:08:52Z
urn:sha1:08521ceaa54875d35ac53f2741a20d7dd822d30d
[BSP] Update Hifive1 BSP with unified RV porting.
2018-12-08T02:42:40Z
Bernard Xiong
bernard.xiong@gmail.com
2018-12-08T02:42:40Z
urn:sha1:36b194aeb6c1f4c3335af6d8ba94bb66f0e48dda