summaryrefslogtreecommitdiff
path: root/libcpu/risc-v/e310
AgeCommit message (Collapse)Author
2023-03-05[libcpu/risc-v]迁移libcpu/risc-v/e310与rv32m1文件中内容至bsp (#7015)Yaochenger
2023-03-01[libcpu][riscv]整合libcpu/riscv中的移植文件 ↵Yaochenger
提供一份公共代码于common (#6941) 整合libcpu/riscv中的移植文件 提供一份公共代码于common 在提交本pr时,除hpmicro的内核,rv32内核bsp已完成去除大部分的冗余,大部分代码采用common中的实现。本pr的作用是进一步统一common中的文件,从而提供一份公用代码,新移植的RV32内核的BSP可以全部使用common代码。 - 在common中提供一份公用文件:interrupt_gcc.S - 修改原有的文件,将原有的中断中上下文切换代码替换为interrupt_gcc.S - 基于上述修改,修改仓库中risc-v内核的BSP与移植相关的部分 (主要包含中断入口函数 中断栈等) - 在common中提供一份公用文件:trap_common.c;提供统一中断入口函数,中断入口函数初始化,中断入口注册等函数,并完善异常时的信息输出 - 在common中提供一份公用文件:rt_hw_stack_frame.h;将栈帧结构体剥离,供用户使用 - 在上述工作完成后,在上述工作的基础上测试仓库中risc-v内核的BSP - 完善函数中的命名,完善中断栈的获取 - 提供一份详细的基于现有common文件的移植指南 #### 在什么测试环境下测试通过 - 1.CH32V307V-R1-R0 - 2.CH32V208W-R0-1V4 - 3.HPM6750EVKMINI - 4.GD32VF103V-EVAL - 5.qemu(CORE-V-MCU ) > 与上述开发板使用同样芯片的BSP均测试通过 在CH32V307V-R1-R0与HPM6750EVKMINI上基于现有移植文件进行多线程复杂场景下的长时间测试,测试过程系统运行正常。
2022-01-20[asm] 解决tab和空格混用的问题Meco Man
2020-12-19[SConscript]update group nameyangjie
2020-11-30[SConscript] change libcpu to LIBARCH,and correcte letter caseyangjie11
2020-11-20[SConscript]rename group nameyangjie11
2019-01-07[libcpu] Add SConscript in libcpu.Bernard Xiong
2018-12-15[libcpu][risc-v] fix the rt_thread_switch_interrupt_flag issueBernard Xiong
2018-12-08[libcpu] Fix the E310 compiling issue.Bernard Xiong
2018-12-08[BSP] Update Hifive1 BSP with unified RV porting.Bernard Xiong
2018-05-31[libcpu] add risc-v e310 portingliang yongxiang
2018-05-29[libcpu] remove libcpu/risc-vliang yongxiang
2017-08-26[BSP] cleanup for hifive1 bsp.Bernard Xiong
2017-07-31modify: drivers/cpuusage.czhangjun
modify: ../../libcpu/risc-v/e310/stack.c rmove unused macro definition modify: ../../src/idle.c Return to the original version
2017-07-31new file: ../../libcpu/risc-v/e310/trap.czhangjun
add file that forget to submit before auto change timer mtimercmp register on the base of RT_TICK_PER_SECOND in rtconfig.h no flashing led new file: ../../src/idle.c recover old file
2017-07-31fix bug in context_gcc.s and start_gcc.s:zhangjun
save mie into stack msh running normaly
2017-07-30fix bug in rt_hw_context_switch_interrupt_dozhangjun
save sp to old thread clear rt_thread_switch_interrupt_flag always enable interrupt after rt_hw_context_switch judeg the type of interrupt in trap_entry, then call handler(Machine timer interrupt of Machine external interrupt)
2017-07-30 修改: ../../libcpu/risc-v/e310/context_gcc.Szhangjun
enable interrupt after return form rt_hw_context_switch
2017-07-29fix trap_entryzhangjun
2017-07-26 modified: ../../libcpu/risc-v/e310/context_gcc.Szhangjun
fix open timer intrrupt
2017-07-26remove "csrrc a5, mstatus, MSTATUS_MIE" in rt_hw_interrupt_enable();zhangjun
it will lead to interrupt again in interrupt
2017-07-17deleted: rtthread.s /*just for debug*/zhangjun
modified: ../../libcpu/risc-v/e310/context_gcc.S change ret to mret and switch to new task with mepc
2017-07-17add context_gcc.szhangjun