1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
175
176
177
178
179
180
181
182
183
184
185
186
187
188
189
190
191
192
193
194
195
196
197
198
199
200
201
202
203
204
205
206
207
208
209
210
211
212
213
214
215
216
217
218
219
220
221
222
223
224
225
226
227
228
229
230
231
232
233
234
235
236
237
238
239
240
241
242
243
244
245
246
247
248
249
250
251
252
253
254
255
256
257
258
259
260
261
262
263
264
265
266
267
268
269
270
271
272
273
274
275
276
277
278
279
280
281
282
283
284
285
286
287
288
289
290
291
292
293
294
295
296
297
298
299
300
301
302
303
304
305
306
307
308
309
310
311
312
313
314
315
316
317
318
319
320
321
322
323
324
325
326
327
328
329
330
331
332
333
334
335
336
337
338
339
340
341
342
343
344
345
346
347
348
349
350
351
352
353
354
355
356
357
358
359
360
361
362
|
/*
*
* SPDX-License-Identifier: Apache-2.0
*
* Change Logs:
* Date Author Notes
* 2020-09-05 DongBowen first version
*/
#include <rtthread.h>
#include "rthw.h"
#include "drv_gpio.h"
#include "hc32l196_sysctrl.h"
#ifdef RT_USING_PIN
#ifdef BSP_USING_GPIO
#define __GPIO_PORT(pin) (((pin) & 0xf0) * 4)
#define __GPIO_PORT_L(pin) (__GPIO_PORT(pin))
#define __GPIO_PORT_H(pin) ((__GPIO_PORT(pin) & 0xff) + 0x1000)
#define PE0_PIN (4 * 15)
#define GPIO_PORT(pin) (en_gpio_port_t)((pin) < PE0_PIN ? __GPIO_PORT_L((pin)) : __GPIO_PORT_H((pin)))
#define GPIO_PIN(pin) (en_gpio_pin_t)((pin) & 0x0f)
/* Port: PA-PF, Pin: 0-15 */
#define PIN_MAX_NUM (6 * 16)
#define ITEM_NUM(items) sizeof(items) / sizeof(items[0])
static struct rt_pin_irq_hdr pin_irq_hdr_tab[PIN_MAX_NUM];
#define ITEM_NUM(items) sizeof(items) / sizeof(items[0])
static void _pin_mode(rt_device_t dev, rt_base_t pin, rt_uint8_t mode)
{
en_gpio_port_t gpio_port;
en_gpio_pin_t gpio_pin;
stc_gpio_cfg_t gpio_cfg;
if (pin >= PIN_MAX_NUM)
{
return;
}
gpio_port = GPIO_PORT(pin);
gpio_pin = GPIO_PIN(pin);
gpio_cfg.bOutputVal = 0;
gpio_cfg.enDrv = GpioDrvH;
gpio_cfg.enPu = GpioPuDisable;
gpio_cfg.enPd = GpioPdDisable;
gpio_cfg.enOD = GpioOdDisable;
gpio_cfg.enCtrlMode = GpioAHB;
switch (mode)
{
case PIN_MODE_OUTPUT:
gpio_cfg.enDir = GpioDirOut;
break;
case PIN_MODE_INPUT:
gpio_cfg.enDir = GpioDirIn;
break;
case PIN_MODE_INPUT_PULLUP:
gpio_cfg.enDir = GpioDirIn;
gpio_cfg.enPu = GpioPuEnable;
break;
case PIN_MODE_INPUT_PULLDOWN:
gpio_cfg.enDir = GpioDirIn;
gpio_cfg.enPd = GpioPdEnable;
break;
case PIN_MODE_OUTPUT_OD:
gpio_cfg.enDir = GpioDirOut;
gpio_cfg.enOD = GpioOdEnable;
break;
default:
break;
}
Gpio_Init(gpio_port, gpio_pin, &gpio_cfg);
}
static void _pin_write(rt_device_t dev, rt_base_t pin, rt_uint8_t value)
{
en_gpio_port_t gpio_port;
en_gpio_pin_t gpio_pin;
if (pin >= PIN_MAX_NUM)
{
return;
}
gpio_port = GPIO_PORT(pin);
gpio_pin = GPIO_PIN(pin);
if (PIN_LOW == value)
{
Gpio_ClrIO(gpio_port, gpio_pin);
}
else
{
Gpio_SetIO(gpio_port, gpio_pin);
}
}
static rt_ssize_t _pin_read(rt_device_t dev, rt_base_t pin)
{
en_gpio_port_t gpio_port;
en_gpio_pin_t gpio_pin;
if (pin >= PIN_MAX_NUM)
{
return -RT_EINVAL;
}
gpio_port = GPIO_PORT(pin);
gpio_pin = GPIO_PIN(pin);
return Gpio_GetInputIO(gpio_port, gpio_pin) ? PIN_HIGH : PIN_LOW;
}
static rt_err_t _pin_attach_irq(struct rt_device *device,
rt_base_t pin,
rt_uint8_t mode,
void (*hdr)(void *args),
void *args)
{
rt_base_t level;
if (pin >= PIN_MAX_NUM)
{
return -RT_ENOSYS;
}
level = rt_hw_interrupt_disable();
if (pin_irq_hdr_tab[pin].pin == pin &&
pin_irq_hdr_tab[pin].mode == mode &&
pin_irq_hdr_tab[pin].hdr == hdr &&
pin_irq_hdr_tab[pin].args == args)
{
rt_hw_interrupt_enable(level);
return RT_EOK;
}
pin_irq_hdr_tab[pin].pin = pin;
pin_irq_hdr_tab[pin].mode = mode;
pin_irq_hdr_tab[pin].hdr = hdr;
pin_irq_hdr_tab[pin].args = args;
rt_hw_interrupt_enable(level);
return RT_EOK;
}
static rt_err_t _pin_detach_irq(struct rt_device *device, rt_base_t pin)
{
rt_base_t level;
if (pin >= PIN_MAX_NUM)
{
return -RT_ENOSYS;
}
level = rt_hw_interrupt_disable();
pin_irq_hdr_tab[pin].mode = 0;
pin_irq_hdr_tab[pin].hdr = RT_NULL;
pin_irq_hdr_tab[pin].args = RT_NULL;
rt_hw_interrupt_enable(level);
return RT_EOK;
}
static IRQn_Type get_irqn(rt_base_t pin)
{
en_gpio_port_t gpio_port;
IRQn_Type irqn = (IRQn_Type)0xff;
if (pin >= PIN_MAX_NUM)
{
return irqn;
}
gpio_port = GPIO_PORT(pin);
switch (gpio_port)
{
case GpioPortA:
irqn = PORTA_IRQn;
break;
case GpioPortB:
irqn = PORTB_IRQn;
break;
case GpioPortC:
case GpioPortE:
irqn = PORTC_E_IRQn;
break;
case GpioPortD:
case GpioPortF:
irqn = PORTD_F_IRQn;
break;
}
return irqn;
}
static rt_err_t _pin_irq_enable(struct rt_device *device,
rt_base_t pin,
rt_uint8_t enabled)
{
rt_base_t level = 0;
en_gpio_port_t gpio_port;
en_gpio_pin_t gpio_pin;
IRQn_Type irqn;
if (pin >= PIN_MAX_NUM)
{
return -RT_ENOSYS;
}
gpio_port = GPIO_PORT(pin);
gpio_pin = GPIO_PIN(pin);
irqn = get_irqn(pin);
if (enabled == PIN_IRQ_ENABLE)
{
switch (pin_irq_hdr_tab[pin].mode)
{
case PIN_IRQ_MODE_RISING:
Gpio_EnableIrq(gpio_port, gpio_pin, GpioIrqRising);
break;
case PIN_IRQ_MODE_FALLING:
Gpio_EnableIrq(gpio_port, gpio_pin, GpioIrqFalling);
break;
case PIN_IRQ_MODE_RISING_FALLING:
Gpio_EnableIrq(gpio_port, gpio_pin, GpioIrqRising);
Gpio_EnableIrq(gpio_port, gpio_pin, GpioIrqFalling);
break;
case PIN_IRQ_MODE_HIGH_LEVEL:
Gpio_EnableIrq(gpio_port, gpio_pin, GpioIrqHigh);
break;
case PIN_IRQ_MODE_LOW_LEVEL:
Gpio_EnableIrq(gpio_port, gpio_pin, GpioIrqLow);
break;
default:
return -RT_EINVAL;
}
level = rt_hw_interrupt_disable();
NVIC_ClearPendingIRQ(irqn);
NVIC_EnableIRQ(irqn);
rt_hw_interrupt_enable(level);
}
else if (enabled == PIN_IRQ_DISABLE)
{
switch (pin_irq_hdr_tab[pin].mode)
{
case PIN_IRQ_MODE_RISING:
Gpio_DisableIrq(gpio_port, gpio_pin, GpioIrqRising);
break;
case PIN_IRQ_MODE_FALLING:
Gpio_DisableIrq(gpio_port, gpio_pin, GpioIrqFalling);
break;
case PIN_IRQ_MODE_RISING_FALLING:
Gpio_DisableIrq(gpio_port, gpio_pin, GpioIrqRising);
Gpio_DisableIrq(gpio_port, gpio_pin, GpioIrqFalling);
break;
case PIN_IRQ_MODE_HIGH_LEVEL:
Gpio_DisableIrq(gpio_port, gpio_pin, GpioIrqHigh);
break;
case PIN_IRQ_MODE_LOW_LEVEL:
Gpio_DisableIrq(gpio_port, gpio_pin, GpioIrqLow);
break;
default:
break;
}
level = rt_hw_interrupt_disable();
NVIC_ClearPendingIRQ(irqn);
NVIC_DisableIRQ(irqn);
rt_hw_interrupt_enable(level);
}
else
{
return -RT_ENOSYS;
}
return RT_EOK;
}
const static struct rt_pin_ops _pin_ops =
{
.pin_mode = _pin_mode,
.pin_write = _pin_write,
.pin_read = _pin_read,
.pin_attach_irq = _pin_attach_irq,
.pin_detach_irq = _pin_detach_irq,
.pin_irq_enable = _pin_irq_enable,
};
static void pin_isr(en_gpio_port_t gpio_port)
{
en_gpio_pin_t gpio_pin = GpioPin0;
int pin = __GET_PIN(gpio_port, 0);
for (; gpio_pin <= GpioPin15; gpio_pin++, pin++)
{
if (Gpio_GetIrqStatus(gpio_port, gpio_pin))
{
if (pin_irq_hdr_tab[pin].hdr)
{
pin_irq_hdr_tab[pin].hdr(pin_irq_hdr_tab[pin].args);
}
Gpio_ClearIrq(gpio_port, gpio_pin);
}
}
}
void PortA_IRQHandler(void)
{
rt_interrupt_enter();
pin_isr(GpioPortA);
rt_interrupt_leave();
}
void PortB_IRQHandler(void)
{
rt_interrupt_enter();
pin_isr(GpioPortB);
rt_interrupt_leave();
}
void PortC_IRQHandler(void)
{
rt_interrupt_enter();
pin_isr(GpioPortC);
rt_interrupt_leave();
}
void PortD_IRQHandler(void)
{
rt_interrupt_enter();
pin_isr(GpioPortD);
rt_interrupt_leave();
}
void PortE_IRQHandler(void)
{
rt_interrupt_enter();
pin_isr(GpioPortE);
rt_interrupt_leave();
}
void PortF_IRQHandler(void)
{
rt_interrupt_enter();
pin_isr(GpioPortF);
rt_interrupt_leave();
}
int rt_hw_pin_init(void)
{
Sysctrl_SetPeripheralGate(SysctrlPeripheralGpio, TRUE);
return rt_device_pin_register("pin", &_pin_ops, RT_NULL);
}
INIT_BOARD_EXPORT(rt_hw_pin_init);
#endif /* BSP_USING_GPIO */
#endif /* RT_USING_PIN */
|
